光耦 上下拉电阻选择

2021年9月4日 3点热度 0条评论 来源: 大燕国平民

光耦合器(opticalcoupler,英文缩写为OC)亦称光电隔离器或光电耦合器,简称光耦。内部原理如下图所示: 

简易的说明原理:通过将传输的信号通过左侧的发光二极管转化为光信号,再由右侧光敏三极管将光信号转换为电信号。此处探究的是普通光耦(低速,非线性;是的,也就是最便宜的那种),一般的光耦隔离电压约为6KV,也就是对于静电的抵抗能力(8KV及以上)不强,使用的时候还是需要考虑静电相关的保护措施。

 调节光耦的上下拉电阻可以对光耦的电流转换率(CTR)的进行适配,在保证信号传输的时候有足够的CTR比率,保证三极管侧的电平能拉到底。在此基础上我们来看前后匹配电阻对信号传输的延迟情况。

*CTR:光耦二极管导通的时候,三极管侧流过的最大电流与二极管导通电流的比值(百分比)。

以下是使用光耦通讯的最基础(价格最低ヽ( ̄▽ ̄)و)的电路:

 

 

可以看到如上图所示的光耦,输入侧和输出侧采用的上拉电阻为510Ω,这对于使用这款光耦通讯来说是一个适合的阻值,不同的光耦存在着新能差异不能说所有的都适用。但是采用上图所示电路有一个问题,如下图所示:

 

 

黄色的为输入波形,绿色为输出波形,是的从时序上看输出波形相对输入延时了20us,这在对信号要求不高的场景是可以的。但是对于通讯速率大于9600bps的通讯受到信号完整性的影响。这其中的原因是光耦内部

的三极管等效为电容,和上拉电阻构成了RC电路,这部分延迟就是源自于RC的充电效应(或者说是用来激活光耦内部三极管)。如上图所示,100us的信号经过光耦后变为约为80us的信号,这是值得考虑的,尤其是

信号的速率进一步提高的情况下,尤其是嵌入式领域MCU对于高电平的信号采集有一定的时间需求。通过变化光耦前后端的电阻,再测算输出延迟时间,有以下结论*:

 

在一定范围内(光耦不烧毁),增大光耦二极管侧的电阻、或者减小三极管侧的上拉电阻都能使的输出波形的延迟减小。

 

那么有没有别的方式能够使得普通光耦摆脱上拉电阻下拉电阻的困扰?

 有的,如下图,那就是使用光耦控制的三极管的通断,将上拉电阻降至100Ω左右,基本上此时的通讯能够保证2us内的延迟。

2us的延迟基本上已经接近高速光耦的状态了。

 

高速光耦相关参照文章《高速光耦TLP109阻抗匹配

    原文作者:大燕国平民
    原文地址: https://blog.csdn.net/Lin_LYFC/article/details/79246379
    本文转自网络文章,转载此文章仅为分享知识,如有侵权,请联系管理员进行删除。